據報道，臺積電即將完成面板級先進芯片封裝（PLP）的研發，并計劃在2027年左右開始小批量生產。為滿足對更強大的人工智能芯片的需求，面板級先進芯片封裝將使用可容納更多半導體的方形基板而非傳統的300mm圓形基板。

兩位消息人士透露，臺積電新一代封裝技術的首代產品將使用310mm×310mm的基板。這比芯片制造商此前試驗的510mm×515mm尺寸小得多，但仍然比傳統圓形晶圓提供更多的表面積。臺積電正在加快開發進度。消息人士稱，該公司正在中國臺灣桃園市建設一條試點生產線，目標是在2027年左右開始小規模生產。

全球最大的芯片封裝和測試供應商日月光早些時候證實，它正在建設一條采用600mm×600mm基板的面板級芯片封裝線，但后來當它了解到臺積電的起步尺寸較小時，決定在高雄再建一條與臺積電相同尺寸的試生產線。

芯片封裝曾被認為比芯片生產技術要求低。然而，對于人工智能計算芯片而言，諸如臺積電CoWos芯片封裝技術等先進封裝方法，如今已變得與芯片制造同等重要。這是因為先進封裝技術可將GPU、CPU和高帶寬內存（HBM）集成到一塊超級芯片中，例如英偉達的Blackwell。博通、亞馬遜、谷歌和AMD也依賴臺積電的CoWoS技術來滿足其芯片封裝需求。

（來源：集微）