近日，微電子所高頻高壓中心劉新宇研究員團隊與青禾晶元公司、南京電子器件研究所等團隊合作，基于新型6英寸SiC復合襯底成功實現高性能低成本1200V SiC MOSFET。

當前，碳化硅（SiC）晶圓行業正持續擴大產能以滿足不斷增長的市場需求。但可用于MOSFET制造的無缺陷襯底（即“高質量”襯底）的成品率通常僅為40%-60%。在6-8英寸SiC的生長和提純過程中，自然會產生低等級襯底（即“低質量”襯底）。在目前的工業生產中，這些襯底通常被作為陪片甚至廢料處理，導致高質量SiC襯底的生產成本很高，通常占最終MOSFET器件成本的50%以上。此外，SiC襯底的制造過程耗能較高，導致較高的碳排放。

為應對這一挑戰，微電子所與合作單位在國際上首次提出了一種新型6英寸單晶SiC復合襯底，通過表面活化鍵合技術和離子注入剝離技術，將高質量SiC薄層鍵合轉移到低質量單晶SiC襯底上，實現了低質量單晶SiC襯底有效使用，每個高質量SiC晶圓可重復使用超過30次（即每個高質量晶圓可以產生超過30個薄層），預計成本降低40%。

該復合襯底表現出與高質量襯底相當的缺陷密度，界面熱阻低至2.8 +1.4/-0.7 m²K/GW，且鍵合界面處電場強度很小。此界面熱阻是目前國際上報道的SiC與其他材料（如SiC、GaN和Ga2O3）鍵合界面中最低值。在該襯底上生長的6英寸SiC外延層實現了高達99.2%的無致命缺陷良率。基于此6英寸外延層制造的1200V、20mΩ的SiC MOSFET器件展示了超過70%的良率（在IDSS<2µA，在1200V條件下測試），其性能和可靠性可同最先進的商用器件相媲美。電路魯棒性測試顯示，在超過250A、持續10ms的浪涌電流下，鍵合界面沒有出現退化現象。該成果是首次報道基于SiC復合襯底的晶圓級器件數據及高電流魯棒性。結果表明，這項新的襯底技術具有巨大的潛力，為更加經濟和可持續的SiC功率電子器件提供了重要的發展方向。

基于該研究成果的論文“Cost-Effective 1200 V SiC MOSFETs on a Novel 150 mm SiC Engineered Substrate with Dummy Grade Material Reuse”，于12月10日以口頭報告形式發表在第70屆國際電子器件大會上（IEDM 2024）。微電子所王鑫華研究員為第一作者，微電子所劉新宇研究員、青禾晶元公司母鳳文研究員、弗吉尼亞理工大學（現香港大學）張宇昊教授為論文共同通訊作者。

 圖1. 6英寸SiC-SiC鍵合制造過程的主要步驟

圖2. 在6英寸工程襯底和外延層上制造的SiC MOSFET溝道區域的橫截面高分辨率透射電子顯微鏡（HRTEM）圖像

圖3 在VGS= -4V和在VDS=1200V條件下的6英寸晶圓上制作的器件的IGSS分布圖（綠色為通過，圖a良率為90%，圖b良率為70%）

圖4 浪涌電路測試圖

(a) 為電路原理圖；(b) 為理想波形；(c) 為浪涌電流測試裝置照片；(d) 為被測件在不同浪涌電流水平下的電流和電壓波形；(e) 失效被測件的引腳間電阻

（文章來源：中國科學院微電子研究所）