天眼查顯示，芯聯集成電路制造股份有限公司“一種半導體結構及其形成方法”專利公布，申請公布日為2024年11月5日，申請公布號為CN118899257A。

本發明提供一種半導體結構及其形成方法，所述半導體結構包括：襯底；層間介質層，覆蓋襯底；接觸孔，自層間介質層的表面延伸至伸入襯底內；第一粘合層，覆蓋接觸孔的底壁及側壁；導電插塞，填充接觸孔；第二粘合層，形成于層間介質層及導電插塞的表面，第二粘合層的硬度大于第一粘合層的硬度；以及，金屬電極層，覆蓋第二粘合層。利用第二粘合層作為金屬電極層與層間介質層之間的結合層，由于第二粘合層的硬度大于第一粘合層的硬度，可有效阻隔金屬電極層對襯底的影響，因此可以提高打線強度，同時，在形成第二粘合層時，先去除層間介質層上的第一粘合層，第二粘合層不會因與第一粘合層之間結合力差而容易剝落，由此可以保證器件性能。