自8月首批溝槽型MOSFET器件晶圓下線以來，九峰山實驗室持續攻克碳化硅工藝技術難關。近日，實驗室在碳化硅超結領域取得新進展：完成具有完全自主知識產權的碳化硅多級溝槽超結器件新結構設計，優化后的超結肖特基二極管可以實現2000V以上的耐壓，比導通電阻低至0.997m?·c㎡，打破了碳化硅單極型器件的一維極限。同時該超結器件的多級溝槽刻蝕核心工藝研發也已完成。

九峰山實驗室聚焦下一代功率器件技術的研究，形成了自主可控的成套工藝技術。本文是九峰山實驗室功率器件研究組發表在《化合物半導體》雜志上的文章節選，圍繞下一代SiC溝槽器件技術介紹業界相關研究進展與階段性成果，并對九峰山實驗室的研究成果展開詳細介紹。

作者：袁俊 王寬 郭飛 徐少東 成志杰 陳偉 吳陽陽 彭若詩 朱厲陽 李明哲

團隊介紹

袁俊

九峰山實驗室碳化硅領域首席專家

帶領團隊專注于寬禁帶半導體新型功率器件技術研究。從材料基礎，器件工藝，器件結構和可靠性等共性技術問題出發，重點突破了下一代碳化硅溝槽器件技術、新型SiC溝槽MOSFET及成套工藝技術、新型氧化鎵器件及制備技術等。這些核心器件技術的研究將為未來新能源汽車，高效率高功率密度的光伏風能等電力系統提供重要的技術支撐。

下一代碳化硅溝槽器件技術

功率半導體器件是電力電子裝置中電能轉換與電路控制的核心元器件，隨著近年來新能源汽車、光伏、軌道交通、智能電網等產業的發展，市場對功率器件的需求迅速升溫。第三代半導體SiC材料在禁帶寬度、導熱性能、臨界擊穿場強、電子飽和漂移速度上的優勢明顯，符合未來電力電子系統小型輕量化、高效一體化、安全可靠化的發展趨勢。隨著SiC功率器件的演進，溝槽結構成為二極管與MOSFET器件的主流設計。國外對于SiC溝槽器件的研究較早，二極管與MOSFET均已有產品上市，而國內對SiC平面器件的技術研究較多，在溝槽器件的研究上處于起步階段。九峰山實驗室聚焦于下一代SiC溝槽器件領域的研究，集中資源開發了SiC溝槽器件制備中的溝槽刻蝕、高溫柵氧、離子注入等關鍵核心單點工藝，形成了自主可控的成套工藝技術。

碳化硅多級溝槽二極管技術

（圖1 SiC二極管技術發展路線）

為了解決SBD反向漏電流較大的問題，ROHM在2016年發布了溝槽型JBS，通過刻蝕溝槽后再離子注入，得到了更深的P型掩蔽區，使得器件的反向漏電流進一步降低，但同時也在導通時帶來了更加嚴重的JFET效應。

（圖2 SiC多級溝槽JBS結構示意圖及電場仿真：（a）多級溝槽JBS結構示意圖；（b）多級溝槽JBS反向承壓電場的TCAD仿真結果；（c）多級溝槽JBS與傳統JBS表面電場分布的對比）

為了有效緩解SBD反向漏電流（深P掩蔽）與正向導通電阻（P區JFET電阻）之間的矛盾，九峰山實驗室在2021年設計了SiC多級溝槽JBS/MPS[3]。如圖2（a）所示，通過在金屬/半導體接觸界面設計多級臺階溝槽，可以使得P型離子沿溝槽方向注入更深，構造更好的電場屏蔽。為了實現上述設計，九峰山實驗室經過長期的工藝探索，成功刻蝕出SiC多級溝槽結構，并開發出SiC多級溝槽JBS原型器件，實現了產品級技術的戰略儲備。如圖3所示，該1200V/20A多級溝槽JBS器件與相同工藝制備的平面JBS器件相比，反向漏電流降低了2個數量級，擊穿電壓增加了約200V，同時正向導通電阻沒有明顯增加。多級溝槽JBS器件在常溫下施加1200V反向電壓時的反向漏電流低于60nA，在175℃及以上的高溫環境下漏電流也僅為μA級別，非常適合應用于電動汽車或高溫惡劣環境的工控系統的功率模塊。

（圖3 SiC多級溝槽JBS流片及電性測試結果：（a）多級溝槽JBS芯片的光學顯微鏡觀測圖；（b）芯片的SEM切片分析結果；多級溝槽JBS與傳統JBS的（c）反向特性I-V曲線對比；（d）正向特性I-V曲線對比）

碳化硅溝槽MOSFET技術

SiC溝槽MOSFET在實際工藝制作和應用中仍然存在幾個問題：1.SiC漂移區的高電場導致柵氧化層上的電場很高；2.實際開關過程中的電壓浪涌由器件本身承受，引起器件可靠性問題；3.離子注入深度有限，導致很多設計從工藝上難以實現。業界目前僅有兩種規模量產的SiC溝槽MOSFET專利結構，其中日本Rohm采用在柵極溝槽兩側構造源極雙溝槽結構屏蔽中間的柵極溝槽底部，德國Infineon采用“P+半包裹的非對稱溝槽結構”。國內對于溝槽MOSFET的研究才剛剛起步。九峰山實驗室前瞻性地完成了專利布局，包括“膠囊溝槽”系列，“包角溝槽”系列，“雙側導通半包溝槽”系列等，并在進一步完善相關技術的專利布局。

（圖4 SiC“膠囊”溝槽MOSFET結構示意圖）

如圖4所示，為九峰山實驗室的“膠囊溝槽”結構。該方案在柵極溝槽的兩側設計了P+掩蔽結構，并且通過二次外延的方法在n-漂移層中形成P+埋層來達到電場屏蔽的效果，同時在柵極溝槽底部設計p-shield來進一步保護溝槽底部及拐角位置的柵氧，p-shield通過周期性的與P+埋層連接來實現接地效果，通過向柵極溝槽下方的P+埋層注入n型離子形成N-Enrich區域的方式來形成導電通路。

（圖5 SiC“膠囊”溝槽MOSFET DEMO晶圓及器件SEM結構）

如圖6所示，為九峰山實驗室的“包角溝槽”結構。該方案通過構造比柵極溝槽更深的P阱區，使P阱區包住槽角，通過溝槽底部的兩條柱狀N型離子注入區形成導電通道。導電通道在沿溝槽方向是間斷排布的，使得導電通道中間的P型區域可以通過與P阱區互聯從而接地。當器件工作在反向阻斷狀態時，溝槽下方的N型導電通道區和P阱之間會相互耗盡、達到半超結效果，在提高器件擊穿電壓的同時也可以降低器件的導通電阻。P阱區可以通過二次外延形成，避免了對產能影響嚴重的SiC高溫高能Al離子注入工藝，整體方案在提升SiC溝槽MOSFET性能的同時，還兼顧對fab廠制備產能的提升。

（圖6 SiC“包角”溝槽MOSFET結構示意圖）

如圖7所示，為九峰山實驗室的“半包溝槽”結構。采用Infineon的“半包溝槽”結構會造成溝槽MOSFET只能通過一側溝道來導電，另一側被用來構造P+屏蔽層從而犧牲了導電溝道。九峰山實驗室的雙側導通“半包溝槽”結構采用一側構造輔助源極溝槽，使得柵極溝槽兩側的溝道都可以進行電子的輸運，構造更好的雙側導通能力的“半包溝槽”MOSFET。P+掩埋層通過輔助源極溝槽接地，在空間上呈周期性分布，當柵極溝槽底部沒有P+掩埋層時柵極兩側溝道都可以導通。同時，可以在輔助源極溝槽的側壁集成肖特基二極管，底部形成歐姆接觸，形成更好的續流特性。

（圖7 SiC“半包”溝槽MOSFET結構示意圖）