寬禁帶半導(dǎo)體已列入國家重大戰(zhàn)略,面向國家重大戰(zhàn)略需求，將“寬禁帶半導(dǎo)體優(yōu)于硅的性能優(yōu)勢 ”與“硅基CMOS技術(shù)”互補，為解決我國集成電路“痛中之痛”關(guān)鍵核心技術(shù)問題提供途徑。

 

Si基GaN外延技術(shù)是實現(xiàn)大面積、低成本GaN外延片的主要技術(shù)，相對于GaN-on-Si而言，GaN-on-SOI技術(shù)在材料、集成與成本方面均具有顯著優(yōu)勢。

 

9月13-14日，“2021中國（南京）功率與射頻半導(dǎo)體技術(shù)市場應(yīng)用峰會（CASICON 2021）”在南京召開。本屆峰會由半導(dǎo)體產(chǎn)業(yè)網(wǎng)、第三代半導(dǎo)體產(chǎn)業(yè)主辦，并得到了南京大學(xué)、第三代半導(dǎo)體產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟的指導(dǎo)。

 

會上，中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所鄭理博士帶來了“SOI基GaN材料及功率器件集成技術(shù)”的精彩報告，結(jié)合國內(nèi)外研究現(xiàn)狀報告從材料優(yōu)勢、集成優(yōu)勢、成本優(yōu)勢等角度分享了微系統(tǒng)所最新研究成果。

 

材料優(yōu)勢方面，GaN-on-Si非絕緣Si襯底導(dǎo)致漏電通道的存在，造成器件間的物理絕緣很難實現(xiàn)；再者，Si的電場擊穿強度較低（0.3 MV/cm），GaN-on-Si器件在高壓下易發(fā)生垂直方向的電學(xué)擊穿。若采用GaN-on-SOI技術(shù)，SOI BOX層的介質(zhì)隔離可完全避免Si襯底漏電通道產(chǎn)生，且可抑制高壓下垂直方向的電學(xué)擊穿。另外，SOI襯底外延GaN過程中，薄膜SOI材料通過頂層硅與外延層的界面滑移，將一部分晶格失配應(yīng)力通過界面滑移釋放，從而降低殘留應(yīng)變和GaN外延層的缺陷密度。

 

集成優(yōu)勢方面，電源轉(zhuǎn)換系統(tǒng)中功率轉(zhuǎn)換拓撲結(jié)構(gòu)通常是半橋和全橋結(jié)構(gòu)，高低邊的GaN功率器件和其驅(qū)動電路仍通過PCB板級布線連接，寄生電感高、且PCB面積大。為降低寄生電感，減小PCB板面積，提高系統(tǒng)高頻性能，將驅(qū)動芯片和半橋或全橋開關(guān)集成是高頻電源轉(zhuǎn)換器的發(fā)展趨勢。單芯片集成GaN開關(guān)器件，即在同一芯片上同時集成高、低邊器件，不僅可以降低寄生電感、減小芯片面積、還可以提高半橋或全橋的性能。

 

現(xiàn)有的GaN-on-Si功率集成是由分立元件構(gòu)成。通過使用GaN-on-Si技術(shù)在芯片上實現(xiàn)半橋（尤其在高壓下）是極具挑戰(zhàn)的，不僅在性能上受到背底效應(yīng)的限制，導(dǎo)致電流降低，器件間串?dāng)_還會負面影響到半橋高側(cè)的開關(guān)及干擾控制電路的開關(guān)噪聲等。若采用GaN-on-SOI技術(shù)實現(xiàn)功率器件、驅(qū)動器和控制邏輯的電流隔離，可完全避免上述的負面效應(yīng)。若更進一步，通過設(shè)計用于驅(qū)動高邊開關(guān)的共同集成電壓轉(zhuǎn)換器，避免（重疊柵極輸入波形的）死區(qū)時間控制器以及（片上脈沖寬度）調(diào)制電路，可以制造高度集成的降壓和升壓轉(zhuǎn)換器。

 

成本優(yōu)勢方面，部分學(xué)者認為使用SOI代替Si晶圓將導(dǎo)致更昂貴的成本。然而GaN-on-Si需要單獨封裝幾個分立器件，且需使用先進的封裝以避免影響GaN快速開關(guān)性能，并將其連接到驅(qū)動器及PCB板上。相反，若采用GaN-on-SOI技術(shù)，包括驅(qū)動器和模擬模塊等在內(nèi)的完整轉(zhuǎn)換器可片上集成，且可采用簡單的封裝技術(shù)封裝（因為頻率敏感元件已經(jīng)在芯片上連接），這大大節(jié)省了最終電力系統(tǒng)的成本。