被譽為集成電路領域“國際奧林匹克盛會”的國際固態電路會議（International Solid-State Circuits Conference, ISSCC）受新冠病毒疫情影響于2021年2月13日至22日以線上會議形式舉行，本次會議是該系列會議的第68屆。信息科學技術學院微納電子學系在“超低功耗智能物聯網芯片(AIoT)”“高性能雷達頻率源”等高端芯片領域取得重要進展，相關成果在ISSCC上報道。

 

 

面向智能物聯網（AIoT）對低功耗喚醒芯片的迫切需求，北京大學黃如院士-葉樂副教授課題組與浙江省北大信息技術高等研究院、浙江大學、上海芯翼信息科技有限公司合作，提出了國際首創的異步事件驅動型AIoT芯片架構，解決了在隨機稀疏應用場景下長時平均功耗高的問題，顯著降低了AIoT節點設備的功耗；課題組同時提出了異步脈沖的信號特征提取方法，僅以幾十nW的極低功耗代價便實現了信號特征提取；不僅如此，基于“時域幀生成器”和“卷積神經網絡”智能推斷引擎的技術，結合重訓練機制，在具備低功耗的同時，使物聯網應用場景因噪聲而導致推斷精度低的問題得以解決。

圖1. (a)異步事件驅動型AIoT芯片架構,(b)卷積神經網絡電路架構,(c)芯片顯微照片,(d)語音關鍵詞喚醒測試波形

 

基于上述創新技術，課題組研制了一顆國際上功耗最低的通用型AIoT喚醒芯片，長時待命（on-call waiting for events）功耗僅148nW，可供5mm紐扣電池（2mAh）使用5年，芯片演示應用結果顯示，語音關鍵詞識別率達94%、異常心電圖識別率達99%，為國際迄今為止首次且唯一的“異步事件驅動型AIoT芯片”。該工作為未來實現基于全異步脈沖神經網絡（A-SNN）的AIoT芯片奠定了基礎。

 

該工作以“A 148nW General-Purpose Event-Driven Intelligent Wake-Up Chip for AIoT Devices Using Asynchronous Spike-based Feature Extractor and Convolutional Neural Network（基于異步脈沖特征提取和卷積神經網絡的148nW通用事件驅動AIoT智能喚醒芯片）”為題，在2021年2月17日于國際固態電路峰會ISSCC線上發表，為前瞻技術領域Session 12（Innovationsin Low-power and Secure IoT）的第一篇文章，被遴選為Highlight亮點論文，也是ISSCC前瞻技術領域（TD，TechnologyDirection）國內首次且唯一的Highlight亮點論文，也是今年前瞻技術領域國內唯一發表論文。

 

相關研究工作得到了國家優秀青年科學基金、國家重點研發計劃等項目的資助，以及浙江省北大信息技術高等研究院、浙江大學、上海芯翼信息科技有限公司等平臺的支持。

 

 

面向高能效、高精度的物聯網傳感器應用需求，北京大學黃如-葉樂課題組與浙江大學、浙江省北大信息技術高等研究院合作，提出了國際領先的動態電荷域電容傳感技術，具有國際領先的傳感精度，在實現高精度的同時顯著降低了物聯網傳感節點的功耗；課題組同時提出了基于動態范圍自適應滑動技術（Adaptive Range-Shift, ARS）的縮放型（Zoom）電容數字轉換器（Capacitance-to-Digital Converter，CDC），解決了Zoom架構中冗余過大造成的精度損失和抗片外寄生/干擾能力差的問題；還提出了基于功耗自感知技術（Power-Aware）的懸浮反相器型放大器陣列，解決了兼容不同傳感終端所帶來的能效損失問題，顯著延長了多應用兼容傳感芯片的電池使用壽命。

圖2. (a)動態電荷域電容傳感芯片架構圖, (b)電路原理圖及工作時序圖, (c)芯片顯微照片,(d)晶圓不同位置處的芯片、濕度及其誤差測試曲線

 

基于上述創新技術，課題組研制了一顆國際上功耗最低的CMOS濕度傳感芯片，平均功耗僅1.5μW，可供8mm紐扣電池（42mAh）使用4年，濕度檢測分辨率高達0.0094%RH，電容檢測精度高達17.9aF，綜合性能指標FoM高達0.135pJ?%RH2，與當前世界最好水平相比，功耗降低了2倍，綜合性能指標FoM提升了6倍。

 

該工作以“A 1.5μW 0.135pJ?%RH2 CMOS Humidity Sensor Using Adaptive Range-Shift Zoom CDC and Power-Aware Floating Inverter Amplifier Array（基于自適應范圍滑動的縮放型電容數字轉換器和功耗自感知懸浮反相器型放大器陣列的1.5μW和0.135pJ?%RH2的CMOS全集成濕度傳感器芯片）”為題，在2021年2月16日于國際固態電路峰會ISSCC線上發表，為前瞻技術領域Session 5（AnalogInterface）的第一篇文章，被遴選為Highlight亮點論文，并參與了Demo Session的演示系統展示。該論文為ISSCC模擬電路領域（ANA,Analog）國內首次且唯一的Highlight亮點論文，也是今年模擬電路領域國內唯一發表論文。

 

相關研究工作得到了國家優秀青年科學基金、國家重點研發計劃等項目的資助，以及浙江大學、浙江省北大信息技術高等研究院等平臺的支持。

 

 

針對自動駕駛、小型無人機及先進制造業等對低成本、小型化毫米波雷達的迫切需求，北京大學廖懷林教授-劉軍華副教授課題組提出了全數字頻率源架構，開發了高精度數控振蕩器、數字相位插值器、寬帶線性校正算法等系列數字化射頻電路技術。

 

基于上述創新技術，課題組研制出一款面向毫米波調頻雷達應用的24GHz調頻連續波頻率綜合器芯片，該頻率綜合器采用全數字架構，輔以先進的自適應校準算法，刷新了當前同波段下調頻帶寬（3.2GHz@24GHz）和調頻速率（320MHz/μs）的世界紀錄，且調頻過程中最小頻率均方根誤差僅7.35kHz，也是同類最優水平。

 

 

圖3.高性能雷達頻率源芯片照片與調頻性能

 

該工作以“A 24GHz Self-Calibrated ADPLL based FMCW Synthesizer with 0.01% rms Frequency Error under 3.2GHz Chirp Bandwidth and 320 MHz/μs Slope（24GHz頻段3.2GHz連續掃頻帶寬320 MHz/μs掃頻速度0.01%頻率均方根誤差的基于自校正全數字鎖相環的調頻連續波頻率綜合器）”為題，在2021年2月18日于國際固態電路峰會ISSCC線上發表，在頻率綜合器的Session 32（FrequencySynthesizers）專題論壇上收錄。

 

 

ISSCC會議每年2月中旬在美國舊金山召開，是國際公認的規模最大、領域內最權威、水平最高的芯片設計領域學術會議，有著集成電路“奧林匹克盛會”的美譽。歷史上入選ISSCC的論文都代表著當前全球頂尖水平，展現出芯片技術和產業的發展趨勢，多項“芯片領域里程碑式發明”均在ISSCC首次披露，如：世界上第一個集成模擬放大器芯片（1968年）、第一個8位微處理器芯片（1974年）和32位微處理器芯片（1981年）、第一個1Gb內存DRAM芯片（1995年）、第一個多核處理器芯片（2005年）等。