3月11日消息，晶圓代工領域走入先進制程技術，目前美國半導體巨頭英特爾仍在為7nm制程研發傷透腦筋，全球晶圓代工龍頭臺積電與競爭對手、南韓科技大廠三星電子較勁，除了先進封裝技術，制程采用技術更是市場焦點，三星聲稱將在3nm制程采用環繞閘極技術（Gate-All-Around，GAA），臺積電則是考慮進入2nm制程才導入。外媒報導指出，臺灣與日本半導體業界研發，將帶來新一代晶體管，有望實現2nm制程。

 

據報道，日本產業技術綜合研究所與臺灣半導體研究中心（TSRI）合作，開發新一代晶體管結構。如果采用這項技術，這對于先進制程技術對于摩爾定律極限突破帶來重大影響，這份多層鍵合與異質整合的研究有望帶來可行性參考。

 

 

這項技術是將硅（Si）和鍺（Ge）等不同材料從上下方堆棧，從「n型」和「p型」場效應晶體管（FET）靠近、名為「CFET」結構。日本產業技術綜合研究所表示，這技術是全球創舉。CFET結構晶體管效能更高、面積更小，有助于2nm以下制程的新一代半導體技術，預計在2024年以后運用，并在未來3年內提供民間企業技轉。

 

臺積電2月9日董事會決議，核準于日本投資設立一百分之百持股之子公司，實收資本額不超過日幣186億元（約美金1億8,600萬元），以擴展本公司之3DIC材料研究。臺積電董事長劉德音提及，臺積電在新材料技術創新，包括六方氮化硼（hBN）已接近實現量產，與臺灣學界團隊合作成功以大面積晶圓尺寸生長單晶氮化硼等。

 

劉德音先前接受2021年國際固態電路會議（ISSCC 2021）開場在線專題演說時指出，臺積電3nm制程計劃比預期早一些，未來主要制程節點將如期生產。臺積電3nm制程預計今年下半年試產，明年下半年進入量產。

 

至于2nm制程，臺積電將轉向采用GAA的納米片架構，提供比FinFET架構更多的靜電控制，改善芯片整體功耗。

 

劉德音指出，系統整合是半導體未來發展方向，Chiplet是能讓技術朝向正確方向發展的關鍵，而臺積電SoIC先進封裝技術可實現3D芯片堆棧。